PATENT ABSTRACTS OF JAPA

(11)Publication number:

01-100797

(43) Date of publication of application: 19.04.1989

(51)Int.CI.

G11C 17/00

(21)Application number: 62-257116

(71)Applicant: HITACHI LTD

(22)Date of filing:


14.10.1987

(72)Inventor: MORIUCHI HISAHIRO

(54) ROM CIRCUIT

(57) Abstract:

PURPOSE: To hasten the confirmation of an amplifying output due to a sense amplifier at the time of reading memory cell data by amplifying the potential difference in a bit wire pair driven to a complementary level in accordance with the complementary switching action of a transistor to constitute a memory cell. CONSTITUTION: A memory cell MC is composed of a pair of transistors switching-operated complementarily by the difference in the threshold voltage, and in accordance with the complementary switching action of the transistor to constitute the memory cell MC, the potential difference of bit wire BL1WBLn pairs driven to the complementary level is amplified by a sense amplifier SA. Consequently, at the time of reading the memory cell data, the level of a pair of the bit wires BL1WBLn is complementarily forced, and thus, the potential difference necessary to the definition of the amplifying output action due to the sense amplifier SA to detect and amplify the level difference is brought by means of the level change of the bit wires BL1WBLn of both. Thus, at the time of reading the memory cell data, the early confirmation of the amplifying output due to the sense amplifier SA can be executed and further, the reading time of the data can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 平

平1-100797

(i) Int.Cl.4

識別記号

庁内整理番号

匈公開 平成1年(1989)4月19日

G 11 C 17/00

309

B - 7341 - 5B

審査請求 未請求 発明の数 1 (全6頁)

母発明の名称 ROM回路

②特 顔 昭62-257116

❷出 願 昭62(1987)10月14日

@発明者 森内

久 裕

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

20代 理 人 弁理士 小川 勝男 外1名

明和一种

1. 発明の名称 ROM回路

2. 特許請求の範囲

- 1. 相補的にスイッチ動作される1対のトランジスタによってメモリセルを構成し、そのメモリセルを構成し、そのメモリセルを構成するトランジスタの相補的スイッチ動作に応じて相補レベルに駆動されるピット線対の電位差をセンスアンプで増額するようにされて成るものであることを特徴とするROM回路。
- 2. 上記メモリセルは、しきい値電圧の具なるM OSFET又はMISPETが直列接続されて 成るものであることを特徴とする特許請求の範 頭係1項記載のROM回路。
- 3.発明の詳細な説明

〔産業上の利用分野〕

本発明はROM回路に関し、例えばデータやソフトウェアプログラム格納用固定記憶装置やディジタル楽器の音説用ROMなどの高速アクセスを

要求されるROM(リード・オンリ・メモリ) 準 準体集積回路に適用して有効な技術に関するもの である

(従来技術)

従来のROMは1つのメモリセルが1つのトラ ンジスタによって構成され、例えば第3回に示さ れるように、しきい餌電圧が比較的高く又は低く 設定されたMOSFETやMISFETなどのト ランジスタによってメモリセル1が構成される。 このメモリセル1を構成するトランジスタのドレ イン・ソース電揺は一方の電源電圧Vddを受け るダイオード投税された負荷子2を一端部に借え るビット終対3,4に結合され、上記ビット線3, 4 の他端部はカラム選択スイッチ6、7に結合さ れる。メモリセル1の選択粒子はワード線5に結 合される。上記一方のカラム選択スイッチ6は接 地電位のような他方の電弧電圧Vssを受けるよ うになっている。ワード繰らが選択レベルに駆動 されてメモリセル1が選択されるとき、当絃メモ リセル1の比較的低いしきい値電圧によってそれ

(発明が解決しようとする問題点)

しかしながら、メモリセルデータの読み出しに際してピット線3の電位の高低を判定する比較基準電位が電圧Vdd/2に固定されている場合、センスアンプSAの出力を確定させるにはピット線3の電位は比較基準電圧Vdd/2に対して所定のレベル差を持たなければならない。このため、

のの概要を簡単に説明すれば下記の通りである。

すなわち、しきい値電圧の相違などによって相 補的にスイッチ動作される1対のトランジスタに よってメモリセルを構成し、そのメモリセルを構 成するトランジスタの相補的スイッチ動作に応じ て相補レベルに駆動されるピット線対の電位差を センスアンプで増額するようにされて成るもので ある。

(作用)

上記した手段によれば、メモリセルデータの放み出しに際して一対のピット線のレベルが相補的に強制されることにより、そのレベル差を検出して増幅するセンスアンプによる増幅出力動作の確定に必要な電位差は両方のピット線のレベル変化によってもたらされることにより、メモリセルデータの読み出しに際してセンスアンプによる増幅出力の早期確定、さらにはデータの読み出し時間の短縮を確成するものである。

(突 施 例)

第1図は本発明の一実施例である機ROM回路

同一のピット級対3、4に結合されるしきい気を Eの異なるメモリセルから相前後もしてデーされる の異なるメモリセルから相前後もしてデーされる の異なるな場合、例えば、第4回に示される が回のメモリアクセスでいるようでは、からに、からは、からないでは、からのでは、からでは、からでは、からでは、からでは、からではないがである。 でいたなければならず、これによってがあった。 がのを持たなければならず、これによってがあった。 がなみ出しに時間がかかるといってどったが がないた。記憶容量の増大に従っているのでなる。 な食荷が増えるとこの問題点は一層顕著にな

本発明の目的はメモリセルデータの読み出しに 関してセンスアンプによる増幅出力の確定を早め ることがROM回路を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は本明顧客の記述及び路付図面から明らかに なるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち代表的なも

を示す回路図である。第1図に示される機ROM 回路は、特に制限されないが、公知の半導体集積 回路製造技術によって1つの半導体集板に形成される。

第1回においてMCは相互にしきい値電圧の異なる1対のトランジタによって構成されたメモリセルであり、例えば、しきい値電圧が比較的はというであり、例えば、しきい値電圧が比較的なというできれたNチャンネル型MOSFETQbとによって構成されたMのSFETQbとによって構成を採る。というである電圧が印加された場合にオン状態を採る。このメモリセルMCは、それに含まれる1対のMOSFETQbはオフ状態を採る。このメモモTQbはオフ状態を採る。このメモモTQbに含まれる1対のMOSFETQbはオフ状態を採る。このメモモTQa、Qbの何れのMOSFETのしきい値がある。

MOSPETQa, Qbにおけるしきい値電圧 の設定は、MOSPETのしきい値レベルをイオ ン性入により変更する方式とすることができるが、 本発明はそれに限定されず、トランジスタとビット線との接続実施及び不実施による方式、MOSFETのドレイン拡散層の有無による方式など、 1対のMOSFETQa,Qbが相補的にスイッチ動作することができればよい。

上記メモリセルMCはそれが複数個マトリクス配置されてメモリセルアレイMCAを構成する。 同一行に配置されたメモリセルMCの選択増子 (MOSFETQa、Qbのゲート電極)はワード線WL1~WLnに結合される。同一列に配置されたメモリセルMCのデータ出力増子(MOSFETQa、Qbのドレイン電極)はビット線BL2~BLmは静合うメモリセルに含まれるMOSFETQa、Qbのソース電極は電源線VSL1~VSLmに結合される。

上記ピット線BL2~BLm及び電源線VSL 1~VSLmの一輪部は、特に制限されないが、 ダイオード接続されたNチャンネル型負荷MOS

ス信号CADRSに呼応する所定のビット線対が 共通データ線CD, CDに導通にされると共にそ の間に位置する電源線が電源増子Vssに導通に される。

したがって、所定1本のワード線が選択レベル に駆動され、且つ、1対のビット線対が共通デー タ線CD、CDに、そしてそれと対を成す電源線 が電源増子Vssに導通にされると、それによっ て選択されるメモリセルの状態に従ってピット線 対が相緒レベルに強制され、それが共通データ線 CD、CDに与えられる。何えば、クード練WL 1 が選択レベルに駆動されると共に、3 つのカラ ム雄択MOSFETQ1がオン動作される場合、 それによって再祝されるメモリセルMCaのMO SFETQaが比較的高いしきい低低圧にされ、 MOSFRTQbが比較的低いしきい镀電圧にさ れているとき、ピット級BL1は食荷MOSFE TQcを通して与えられるハイレベル(概ね電源 電圧Vddに呼応するレベル)を維持し、また、 ビット線BL2はMOSFETQb及びQcを通

FETQ。を介して回路の一方の電源端子Vdddに共通接続される。上記ピット級BL1~BLmの他端部はメモリセルの1列係に対応されるNチャンネル型カラム選択MOSFETQ1~Qmを介して共通データ線CD、CDに交互に結合される。上記電源線VSL1~VSLmの他端部はメモリセルの1列毎に対応されるNチャンネル型カラム選択MOSFETQ1~Qmを介して回路の接地端子のような他方の電源端子Vssに共通接続される。

上記ワード線WL1~WLnはロウアドレス信 引RADRSを解読するロウアドレスデコーダR ADECの出力選択信号に基づいて選択され、こ れによってロウアドレス信号RADRSに呼応す る所定の1本が電源電圧Vddレベルに呼応する ハイレベルに駆動される。

上記カラム選択MOSPETQ1~Qmはカラムアドレス信号CADRSを解読するカラムアドレスデコーダCADECの出力選択信号に基づいてスイッチ制御され、これにより、カラムアドレ

してロウレベル(電弧電圧∨ssに呼応するレベル)に減衰される。

このような選択された1<u>対の</u>ビット線の相補レベルは共通データ線CD、CDを通して差勤増額回路形式のセンスアンプSAに与えられる。センスアンプSAは、入力信号のレベル差を検出し、それを増額して外部にメモリセルデータとして与える。尚センスアンプSAの出力端子に結合されたデータのカバッファは図示されていない。

次に上記突施例の機ROM回路において、同一のピット線対に結合されているメモリセルから相前後してレベルの異なるメモリセルデータを読み出す場合の動作を第2回をも参照しながら説明す

例えば、選択端子がワード線WL1に結合され、データ出力端子がピット線BL1、BL2に結合されたメモリセルMCaは、比較的しきい値電圧の低いMOSFETQaと比較的しきい値電圧の高いMOSFETQbを含み、また、それと同一のピット線対BL1、BL2に結合されていてワ

ード線Wしnに面択端子が結合されたメモリセルMCbは、比較的しきい値電圧の高いMOSFETQaと比較的しきい値電圧の低いMOSFETQbを含むものとする。

先ず、メモリセルMCaが選択されると、オン 状態のMOSFETQaによってピット線BL1 がロウレベルに級養され、その一方においてオフ 状態のMOSPBTQbの作用によって他方のピ ット線BL2はハイレベルを維持し、そのレベル 整がセンスアンプSAで検出されて増幅されるこ とにより、メモリセルMCaのデータが読み出さ

これに引き続く次のメモリサイクルにおいて第 2回に示されるように再びワード線WLIが選択 レベルに駆動されてメモリセルMCbが選択されると、当該メモリセルMCbにおいてしきい値電 圧が比較的高くされているMOSPETQaがオ フ状態にされると共に、しきい値電圧が比較的低 くされているMOSPETQbがオン状態にされることにより、ピット線BL1はハイレベルに、

動作の確定に必要とされる電位差Vを得るには、 ビット線のレベルが電圧Vdd/2よりも電圧V だけ降下するのを持たなければならない。

したがって、センスアンプにおいて1対のビット線のレベル変化を検出してからその増幅出力動作が確定するまでの時間は、第4 関に示される時間T2に比べて本実施例の横ROM回路における時間T1の方が短縮される。

上記変施例によれば以下の作用効果を得るものである。

(1) しきい値電圧の異なる 1 対のMOSFET Qa, Qb によってメモリセルMCを構成するトランジスタの相間のスイッチ動作に応じて相補レベルに駆動される 1 対のビット線の電位差をセンスアンプSAで増するから、メモリセルデータの読み出した品質して対のビット線が相補的にレベル強制される C レベル差を検出して増幅するセンスアンプSA による増幅出力動作の確定に必要な電位差 V は両方のビット線のレベル変化によってもたらされる

そしてビット線BL2はロウレベルに、 灾々レベル反航される。ビット線BL1。BL2のこのようなレベル反伝はセンスアンプSAによつて校出され、ビット線BL1とBL2の間の電位差Vが所定レベルに選したところでセンスアンプSAによる増額出力動作が確定される。

このとき、一対のビット級BL1,BL2のレベルは我に相補的に強切されることにより、そのレベル恐を検出して増配するセンスアンプSAによる増輸出力動作の確定に必要な電位窓Vは両方のビット級BL1,BL2のレベル変化によってもたらされることになり、メモリセルデータの雄み出しに際してセンスアンプSAによる増輸出力の早期確定を得ることができる。

第3回及び第4回に示されるように、メモリセルデータの読み出しに際してピット線電位の高低を判定する比較基準電位が電圧Vdd / 2 に閉定されている従来の場合には、前回のメモリアクセスでハイレベルにされたピット線がロウレベルにされるような場合、センスアンプによる増幅出力

ことにより、メモリセルデータの読み出しに際してセンスアンプによる増額出力の早期確定を図ることができ、もってデータ読み出し時間の短縮を 違成することができる。

以上本発明者によってなされた発明を実施例に 基づいて具体的に説明したが、本発明は上記実施 例に限定されずその要旨を逸説しない範囲におい て種々変更することができる。

例えば上記実施例ではメモリセルを構成するトランジスタをMOSFBTとしたがMISFET とびですることができる。とででの他のトランジスタに変更の路としたががが、ないまた、上記実施例は横ROM回路としたががが、W回路とする場合には、夫々のメモリセルを構成するトランジスタをエンハンスメント型MOSFBT及びデブレション型MOSFBTなどデブレションを表していていている。また、メモリセルで構成することができる。

以上の説明では主として本発明者によって成さ

れた苑明をその背景になった利用分野である機ROM回路のような半球体記憶数度に適用した場合について説明したが、本発明はそれに限定されず、プログラマブルROMさらにはランダムロジックアレイなどにも適用することができる。

(発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば下記 の通りである。

の読み出しに励してセンスアンプによる増幅出力 の早期確定を図ることができ、それによって、デ ータの読み出し時間を短縮することができるとい う効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例である機ROM回路 を示す回路図、

第2回は本実施例の機ROM回路の助作説明の ためのタイムチャート、

第3回は従来の様ROM回路を示す概略回路回、 第4回は従来の様ROM回路の動作説明のため のタイムチャートである。

MC…メモリセル、Qa,Qb…メモリセルを 構成するMOSFET、WL1~WLn…ワード 練、BL1~BLn…ビット線、VSL1~VS Lm…電源線、Q1~Qm…カラム選択MOSF ET、RADEC…ロウアドレスデコーダ、CA DEC…カラムアドレスデコーダ、CD。 共過データ線、SA…センスアンプ、Vdd,V sa…電源絡子。

统 1 数



WL1

BL2

BL1

SA

